Pagina documente » Politehnica » Testarea circuitelor integrate folosind ca metoda de compresie analiza de semnatura

Despre lucrare

lucrare-licenta-testarea-circuitelor-integrate-folosind-ca-metoda-de-compresie-analiza-de-semnatura
Aceasta lucrare poate fi descarcata doar daca ai statut PREMIUM si are scop consultativ. Pentru a descarca aceasta lucrare trebuie sa fii utilizator inregistrat.
lucrare-licenta-testarea-circuitelor-integrate-folosind-ca-metoda-de-compresie-analiza-de-semnatura


Cuprins

Cuprins
I. PARTEA I - NOTIUNI TEORETICE
II. INTRODUCERE
II.1 DEFECTE, ERORI
II.2 CAUZELE DEFECTELOR
II.3 TIPURI DE DEFECTE
II.4 MODELE DE DEFECTE FUNCTIONALE
III. SIMULAREA DEFECTELOR
III.1 TEHNICI GENERALE DE SIMULARE A DEFECTELOR
III.2 SIMULAREA SSF IN CLC
IV. METODE DE GENERARE A VECTORILOR DE TEST
IV.1 METODA DIFERENTEI BOOLEENE
IV.2 METODA ACTIVARII UNEI CAI
IV.3 METODA CAII CRITICE
IV.4 GENERAREA TESTELOR ALEATOARE
IV.5 GENERAREA SECVENTELOR DE TEST PSEUDOALEATOARE FOLOSIND REGISTRI DE DEPLASARE LINIARI CU REACTIE
V. METODE SI TEHNICI DE COMPRESIE A DATELOR
V.1 METODA DE COMPRESIE BAZATA PE NUMARAREA VALORILOR BINARE
V.2 METODA DE COMPRESIE BAZATA PE NUMARAREA TRANZITIILOR
V.3 METODA DE COMPRESIE BAZATA PE TESTAREA SINDROMULUI
VI. PARTEA A II-A ANALIZA PRACTICA
VI.1 METODA DE COMPRESIE PRIN ANALIZA DE SEMNATURA
VI.2 APLICATII PRACTICE A TEHNICII DE COMPRESIE PRIN ANALIZA SEMNATURII
VII. ANEXE

EXTRAS DIN DOCUMENT

?

PARTEA I - Notiuni teoretice

1. Introducere

1.1 Defecte, erori

Sistemele digitale reprezinta circuite digitale complexe. Testarea propiu-zisa a unui sistem digital este un experiment care are in cele mai frecvente cazuri doua scopuri:

- detectia erorilor de functionare

- localizarea defectelor

Complexitatea actuala, atat structurala cat si functionala, a tuturor echipamentelor electronice (de calcul, industriale, etc.), completata cu exigente de fiabilitate din ce in ce mai mari, a determinat implicarea testarii automate in toate fazele de productie a acestor echipamente.

Cand se lucreaza in domeniul proiectarii sistemelor cu un grad de testabilitate si implicit de fiabilitate ridicata nu se pot evita termenii : defect, eroare, defectare. Exista o relatie de tip cauza-efect intre acesti termeni. Defectele sunt cauzele erorilor, erorile sunt cauzele defectiunilor.

Defectul este o imperfectiune fizica sau logica care apare in cadrul unei componente hardware sau software. Ca exemple de tip fizic pot fi amintite scurtcircuitele si intreruperile traseelor electrice, intreruperi sau imperfectiuni in structurile semiconductoare, etc. Ca defect software poate fi amintita o bucla de program din care nu se mai poate iesi.

Eroarea este manifestarea defectului si reprezinta o deviatie de la corectitudinea si acuratetea de executie a functiilor. De exemplu datorita unei atingeri fizice a doua trasee, o linie de date este blocata in “0” logic. Daca functionarea circuitului impune trecerea in “1” logic, evident, va apare o eroare. Erorile conduc la executarea incorecta uneia sau mai multor dintre functiile sistemului si in consecinta la caderea acestuia sau funtionarea lui defectuoasa.

Defectiunea sau functionarea defectuoasa, reprezinta executarea unei functii sau a unui set de functii sub standardele prevazute din punct de vedere calitativ sau cantitativ. Aceste trei aspecte le putem asimila trei zone bine delimitate.

Prima zona este cea fizica in care apar defectele. Ea include componentele si dispozitivile semiconductoare, elemente mecanice, sursele de alimentare si altele elemente care compun un sistem. O a doua zona este cea informationala in care se manifesta erorile. Erorile afecteaza unitati de informatie cum ar fi octetii de date dintr-un sistem cu microprocesor. Erorile specifice acestei zone informationale includ erorile de paritate, mesajele de eroare, bitii eronati. A treia zona este denumita a utilizatorului in care acesta sesizeaza efectele erorilor aparute. Aici se materializeaza defectiunile si apar devieri de la comportamentul dorit sau asteptat al sistemului.

Aceste relatii de tip cauza-efect conduc la alti termeni: latenta defectului si latenta erorii. Latenta defectului reprezinta intervalul de timp intre aparitia defectului si momentul aparitiei erorii datorate acelui defect. Un defect latent este un defect care a aparut in sistem, dar nu a produs inca o eroare, adica nu a aparut inca efectul lui. La fel se defineste si latenta erorii ca timpul scurs de la apritia erorii pana la manifestarea caderii sistemului. Utilizand modelul celor trei zone, se deduce ca timpul total intre momentul aparitiei defectului si momentul caderii sistemului este egal cu latenta defectului insumata cu latenta erorii.

Defectele se datoreaza cauzelor celor mai diverse de la cele interne (defecte in interiorul dispozitivului electronic), pana la cele externe (radiatii, interferenta electromagnetica).

1.2. Cauzele defectelor

Posibilele cauze ale defectelor se pot grupa astfel: specificatii de proiectare gresite: algoritmi, arhitecturi incorecte, specificatii hardware si software gresite sau incomplete. De exemplu se poate estima gresit diagrama de timp pentru un anumit circuit digital.

-implementari gresite: se introduc erori datorate proiectarii initiale proaste, datorita utilizarii componentelor cu parametri sub cei standard, greseli de cablare pe placa cu circuit imprimat, scurtcircuite cauzate de lipire defectuoasa, coduri software gresite.

-componente defecte: defectiuni tipice fiind imperfectiuni aleatoare sau tehnologice in structura semiconductoare, terminale desprinse. De exemplu, contactele de aluminiu din interiorul circuitului integrat se subtiaza in timp si se pot rupe datorita migrarii electronilor sau coroziunii. Factorii de mediu, cum ar fi: temperatura, umiditatea, vibratiile, accelereaza imbatranirea componentelor.

-perturbatii exterioare sistemului: radiatii, interferenta electromagnetica, greseli de operare datorate factorului uman, factori de mediu (extreme de temperatura, umiditate).

O caracteristica a defectelor este extinderea defectelor, in care se reflecta defectul ca si cauza pentru erori. Aceasta caracterizare este relativa la dimensiunea obiectului investigat, defectele putand fi locale sau globale. Deasemenea se poate defini si valoarea defectului care poate fi determinata atunci cand prin operatii metrologice se cunoaste exact abaterea fata de situatia de funtionare fara defect. Daca se percepe numai prezenta calitativa a defectului, atunci valoarea lui este nedeterminata.

Defectele pot fi parametrice sau logice. În cazul circuitelor logice caracterizarea principalilor parametri statici este oferita de intervalul de imunitate la perturbatii in regim static este oferita de intervalul de imunitate la perturbatii in regim static, iar in regimul dinamic aceeasi carcterizare este oferita de intervalul de imunitate la perturbatii in regim dinamic.

Functionarea circuitelor digitale este influentata si de parametrii temporali ai semnalelor aplicate la intrare. Principiul de descriere a parametrilor temporali ai acestor semnale este acelasi ca la orice alt impuls de forma trapezoidala neideala.

Amplitudinea semnalului este considerata ca fiind diferenta dintre valorile stabile ale celor doua nivele logice si, fara sa se tina seama de supracresterile semnalului. Timpul de crestere al semnalului este definit ca timpul in care semnalul creste de la 10% la 90% din valoarea amplitudinii. Timpul de cadere al semnalului este definit ca timpul in care semnalul scade de la 90% la 10% din valoarea amplitudinii. Durata impulsului se masoara de obicei la 50% din valoarea impulsului. În cazul circuitelor logice tensiunea de prag de comutare nu coincide in general cu aceasta valoare si de aceea se prefera masurarea duratei la valoarea pragului de comutare.

1.3.Tipuri de defecte

1.3.1.Defecte logice

Clasa defectelor logice modifica valorile variabilelor logice atasate semnalelor prezente in diferite noduri ale circuitului testat. Cauza acestor defecte este de natura fizica: intreruperi, scrutcircuite prezente atat la nivelul plachetelor electronice cat si in interiorul cipurilor.

Aceste tipuri de defecte, determina fixarea valorii logice dintr-un anumit nod al circuitului la valoarea logica “0” sau “1”, aceasta indiferent de evolutia celorlalte semnale logice din circuit. Sa analizam modul in care pot fi identificate aceste tipuri de defecte pornind de la erorile detectate in functionarea structurii logice. În cazul circuitelor combinationale sa consideram cazul unei porti SINU care se gaseste undeva plasata in interiorul structurii logice analizate. Acest fapt inseamna ca semnalele de test nu pot fi aplicate direct la pinii portii investigate. Aceste semnale de test vor trebui propagate prin intermediul altor circuite logice.

fig.1.Exemplu pentru testarea unui circuit combinational

În cazul portii considerate, defectul de tip PP1 prezent la nivelul pinului de iesire 0, este echivalent ca mod de manifestare logica cu defectul PP0 prezent la nivelul unui pin de intrare, cazul pinului I1. Pentru a putea decide intre cele doua defecte posibile trebuie deplasata investigatia la nivelul nodurilor circuitelor care comanda poarta pe care am analizat-o.

Pentru a pune in evidenta influenta defectelor de tip PP1 de la nivelul intrarilor asupra iesirii) este suficient sa se asigure la nivelul intrarilor combinatiile 01 si 10.

Iar pentru a surprinde la iesire un defect de tip PP la una dintre intrari este suficienta aplicarea combinatiei 11. Deci pentru investigarea portii de mai sus nu este nevoie sa fie aplicate toate cele patru combinatii posibile la intrari. Aceasta concluzie poate fi generalizata, retinand ca pentru punerea in evidenta a tuturor defectelor de tip PP0 si PP1 ce pot apare la intrarile unui circuit combinational nu este necesar sa se aplice toate combinatiile pentru aceste intrari ( pentru un circuit cu n intrari). O alta concluzie are implicatii in reducerea timpului afectat operatiei de testare. Trebuie avut in vedere ca in realitate modificarea celor combinatii la intrarile unui circuit ce se gaseste in interiorul structurii testate presupune aplicarea unui numar mult mai mare de vectori de test la intrarile de test utilizate, deoarece trebuie avuta in vedere propagarea semnalelor prin circuitele care preced in structura circuitul analizat.

În cazul circuitelor secventiale, trebuie sa ne imaginam cele doua bistabile din schema de mai jos, undeva in interiorul schemei sistemului testat. Acest lucru implica in consecinta ca semnalele de test nu pot fi aplicate direct la pinii celor doua bistabile.

fig.2.Exemplu pentru testarea unui circUit secvential

În primul tabel de adevar este prezentata o succesiune de semnale de intrare R si T care asigura trecerea celor doua iesiri prin toate starile posibile. Presupunem existenta unui defect de tip PP1 la nivelul intrarii R. Acesta poate fi cauzat, de exemplu, de intreruperea traseului pe placheta si deci intrarile sunt “in aer”. Pentru un circuit TTL acest fapt constituie prezenta permanenta a unui “1” la intrarea respectiva. Cele patru situatii, prezentate in continuare prin urmatoarele tabele de adevar, arata ca in prezenta defectului evolutia iesirilor este dependenta de starea initiala in care se gaseau iesirile la momentul initial, al inceperii testului (doua iesiri = patru stari posibile). Deci la o anumita secventa de test pot fi asociate mai multe raspunsuri eronate. Pentru a evita o situatie de incertitudine care apare trebuie sa se cunoasca starea circuitului la momentul initierii testului.

T

R

Q1

Q2

T

R